پیشرفت پیوسته تکنولوژی cmos و کوچک شدن ابعاد باعث افزایش تراکم و در نتیجه افزایش کارآیی مدارهای مجتمع دیجیتال شده است. این افزایش تراکم علاوه بر پیچیدگی طراحی، با افزایش توان مصرفی مدار و اثرات دیگری مثل افزایش جریان مصرفی، حرارت تولیده شده و کاهش میزان قابلیت اطمینان مدار همراه است. همچنین اثرات مرتبه دو همچون جریانهای نشتی نیز به صورت مولفه موثر در توان مصرفی ظاهر شده اند به گونه ای که در تکنولوژیهای امروزی سهم توان مصرفی ناشی از جریانهای نشتی با سهم توان مصرفی دینامیکی برابر شده است. از طرف دیگر کوچک شدن ابعاد و کاهش ظرفیت خازنی گره های مدار در کنار روشهای کاهش توان مصرفی همچون کاهش ولتاژ تغذیه، مدارهای دیجیتال امروزی را در مقابل خطای نرم که در اثر برخورد ذرات اتمی پر انرژی با مواد سازنده تراشه ها بوجود می آید، حساس تر کرده است. فلیپ-فلاپها و شبکه توزیع پالس ساعت در کنار مدارهای منطقی و حافظه از ارکان اصلی تراشه های دیجیتال سنکرون هستند. شبکه توزیع پالس ساعت با وظیفه انتقال پالس ساعت با بالاترین تقارن و کمترین تاخیر در کل تراشه، به دلیل ظرفیت خازنی بسیار بالا و نرخ تغییرات حداکثری، قسمت زیادی از توان مصرفی دینامیکی را به خود اختصاص می دهد. انتخاب ساختار مداری مناسب، روش بهینه در کاهش توان و خصوصاً ضرورت کنترل همزمان توان مصرفی دینامیک و استاتیک از بحثهای مهم در طراحی شبکه پالس ساعت و فلیپ-فلاپهای مورد استفاده در مدارهای دیجیتال کم توان هستند. در این تحقیق ابتدا منابع فیزیکی اتلاف توان و مولفه های آن مورد اشاره قرار گرفته سپس اصول و مبانی روشهای طراحی مدارهای کم توان بررسی شده، مزایا و معایب هر روش و میزان کارایی آنها با کوچکتر شدن بیشتر ابعاد مورد اشاره قرار گرفته است. با هدف کاهش توان مصرفی در مدارهای پالس ساعت، مدارهای مولد پالس و المانهای ذخیره سازی توان پائین معرفی شده اند. در طراحی این مدارها علاوه بر قابلیت فعال شدن با هر دو لبه پالس ساعت، امکان استفاده از دامنه کم نیز در نظر گرفته شده که این قابلیت با عدم نیاز به مدار مبدل سطح و کاهش بیشتر توان مصرفی همراه است. همچنین در مدارهای معرفی شده، کاهش جریانهای نشتی با استفاده مجدد از مدارهای تست و خاموش کردن مدار در بازه های زمانی غیرفعال آن، محقق شده و در عین حال طراحی مدارها به گونه ای است که قادر به حفظ حالت نیز هستند. این خاصیت کارکرد پیوسته آنها بین دو حالت فعال و غیرفعال را ممکن می سازد. جلوگیری از تغییرات ناخواسته ابزار دیگری برای کاهش اتلاف توان خصوصاً مولفه دینامیکی آن است که در طراحی تعدادی از مدارهای پیشنهادی استفاده شده است. با استفاده از این روش در مدارهای معرفی شده، المان ذخیره سازی تنها موقعی پالس ساعت را دریافت می کند که تغییر مقدار در مدار لازم باشد در غیر اینصورت مسیر پالس ساعت قطع شده و اتلاف توان دینامیکی وجود نخواهد داشت. با هدف افزایش قابلیت اطمینان مدار، همپنین المانهای ذخیره سازی فعال شونده با پالس معرفی شده اند که علاوه بر توان مصرفی پایین در مقابل اثر برخورد ذرات پر انرژی و خطای نرم نیز مقاوم هستند. عملکرد مدارهای معرفی شده به صورت کامل تحلیل شده و مشخصات آنها در گوشه های پروسس-دما-تغذیه (pvt) استخراج شده است. در انتها طراحی این مدارها با هدف قرار گرفتن آنها در فرآیند متداول طراحی دیجیتال به صورت سلولهای استاندارد انجام شده و طرح یک مدار رجیستر چهار بیتی با استفاده از این سلولهای پایه ارائه شده است.

در سال های اخیر مخابرات بی سیم علاوه بر ایفای نقش کلیدی در کاربردهای حساس مانند کاربردهای امدادی و نظامی به عنوان جزئی از زندگی روزمره انسان ها در آمده است. در واقع محصولات مخابرات نظیر تلفن همراه، شبکه های بی سیم محلی، سیستم های موقعیت یاب جهانی، سیستم های شناسایی فرکانس بالا و.... در بیشتر کشورهای پیشرفته به جزء جدا نشدنی زندگی روزمره تبدیل شده است. بعلاوه، کاربرد های دیگری چون شبکه های سنسور بی سیم و روش های کنترل پزشکی نیز مطرح شده اند. نیاز روزافزون به محصولات بی سیم با هزینه ی پایین، توان مصرفی کم، اندازه ی کوچک و فرکانس کاری بالا موجب رشد سریع و فزاینده ی مخابرات بی سیم گردیده است. یکی ازبخشهای اصلی هر سیستم فرستنده-گیرنده بخش سنتز کننده است و تقسیم کننده ی فرکانس یکی از اجزای مهم در این قسمت به شمار می رود. همچنین در سیستم هایی مانند uwb و رادیو شناختگر که محدوده ی فرکانسی وسیعی را تحت پوشش قرار می دهند، یک شبکه ازتقسیم کننده های فرکانسی در خروجی سنتز کننده ی فرکانس قرار می گیرد. خروجی این تقسیم کننده های فرکانس باید باند وسیع فرکانس را به خوبی بپوشاند. در فرکانس های کم، معمولا تقسیم کننده های فرکانس بر پایه ی فلیپ فلاپ نوع d استفاده می شوند. اما، با افزایش فرکانس، روش های دیجیتالی برای عمل تقسیم فرکانس چندان مناسب نمی باشند، زیرا اولا توان قابل ملاحظه ای مصرف می کنند، ثانیا با افزایش فرکانس عملکرد آنها دچار اختلال می شود. بدین لحاظ معمولا در فرکانس های خیلی بالا روشهای آنالوگی به کار گرفته می شوند. تقسیم کننده های فرکانس از نوع قفل شونده با تزریق، از تقسیم کننده های آنالوگ به شمار می روند که دارای دو مزیت عملکرد صحیح در فرکانس های بالا و مصرف توان پایین می باشند. این تقسیم کننده ها قابلیت تقسیم فرکانس بر ضرایب فرد و زوج را دارا می باشند. تا کنون بر روی نسبت تقسیم زوج کارهای نسبتا زیادی شده است و مدل های تحلیلی مناسب برای طراحی این نوع تقسیم کننده ارائه گردیده است. اما بر روی تقسیم فرکانس بر عدد فرد، مطالعات بسیار کمتری صورت گرفته است. در این نوع تقسیم کننده ها مشکلات اساسی چون متعامد نبودن خروجی ها و محدوده ی قفل فرکانس کم و...وجود دارد. در حالی که امروزه اهمیت تقسیم کننده های فرکانس با نسبت تقسیم فرد در prescaler های کم مصرف، سیستم های مخابراتی چون uwb و رادیو شناختگر به خوبی حس می شود. به طور کلی تقسیم کننده های قفل شونده با تزریق به دو دسته تقسیم می شوند: تقسیم کننده های قفل شونده با تزریق بر پایه lc و تقسیم کننده های قفل شونده با تزریق حلقوی. برای فرکانس های در حدود چندین گیگاهرتز نوع حلقوی به دلیل نیاز به سطح کمتر تراشه برای پیاده سازی آن، ترجیح داده می شود. در این پایان نامه بر روی نوع حلقوی از تقسیم کننده های فرکانس قفل شونده با تزریق با ضریب تقسیم سه در فرکانس های مرتبه ی چند گیگاهرتز کار شده است. از مزایای تقسیم کننده ی پیشنهادی، محدوده ی وسیع قفل فرکانس ( با در نظر گرفتن تغییرات دما و گوشه های فرآیند)، سیگنال های ورودی- خروجی متعامد، سیکل وظیفه ی خروجی 50% و مصرف توان کم می باشد. طرح پیشنهادی علاوه بر ضریب تقسیم سه، قابلیت تقسیم فرکانس بر ضرایب دو و پنج را نیز دارا می باشد. در حالت عملکرد تقسیم بر ضریب سه، با اعمال سیگنال تزریق با توان dbm0، مدار در تمام گوشه های فرآیند و با تغییرات دما از 20- تا 100 درجه سلسیوس از فرکانس 1.05 تا 5.7 گیگاهرتز به درستی عمل می کند. ماکزیمم توان مصرفی آن در بدترین حالت (20- ff و فرکانس 5.7 گیگاهرتز)در ولتاژ 1.8 ولت، برابر 420.9 میکرووات می باشد. کلمات کلیدی: 1- نوسان ساز محلی 2- تقسیم کننده ی فرکانس از نوع قفل شونده با تزریق 3- نسبت تقسیم فرد 4– محدوده ی وسیع قفل فرکانس 5– ورودی-خروجی متعامد

یکی از اجزای اصلی در یک فرستنده ی مخابراتی تقویت کننده ی توان رادیویی می باشد. از آن جایی که در نسل های جدید مخابرات بی سیم از مدولاسیون هایی نظیر ofdm استفاده می شود و با توجه به تغییرات شدید دامنه ی سیگنال ارسالی در این مدولاسیون، خطی بودن تقویت کننده ی توان اهمیت ویژه ای پیدا کرده است. زیرا خطی نبودن تقویت کننده ی توان در این نوع از مدولاسیون، باعث از دست رفتن اطلاعات سیگنال وگستردگی طیف آن به باندهای فرکانسی مجاور می شود. از طرف دیگر چون تقویت کننده ی توان پرمصرف ترین بخش فرستنده است طراحی آن با بازدهی بالا برای یک فرستنده ی قابل حمل از اهمیت ویژه ای برخوردار است. در تقویت کننده های توان رابطه ی معکوسی بین بازده و میزان خطی بودن وجود دارد و عمدتا تقویت کننده های توان با بازده بالا، غیرخطی تر هستند. بنابراین برای داشتن بازده بالا در عین خطی بودن می توان تقویت کننده را با بازده بالا طراحی کرده و سپس روش خطی سازی به آن اعمال نمود. با توجه به اینکه امروزه سعی بر این است که طراحی مدارها حتی الامکان در حوزه ی دیجیتال انجام گیرد، از میان انواع روش های خطی سازی، روش پیش اعوجاج دیجیتال مورد توجه بیش تری قرار گرفته است. از میان روش هایی که برای پیاده سازی بلوک پیش اعوجاج دیجیتال وجود دارد روش پیاده سازی با مدل کردن تقویت کننده ی توان روش مناسب تری به نظر می رسد. زیرا با استفاده از این روش می توان اثر حافظه را نیز در تقویت کننده های توان جبران کرد. بنابراین روشی که در این پایان نامه به منظور خطی سازی تقویت کننده ی توان استفاده شده است روش پیش اعوجاج دیجیتال برپایه ی چندجمله ای باحافظه با روش یادگیری غیرمستقیم می باشد. چندجمله ای باحافظه مدلی دقیق و در عین حال ساده برای مدل کردن سیستم های غیرخطی حافظه دار می باشد. هدف در این پایان نامه بررسی عملکرد روش مذکور بر روی تقویت کننده های توان cmos می باشد. روش خطی سازی مذکور بر روی یک تقویت کننده ی توان cmos با ساختار موازی کلاس های aوab پیاده سازی شده است و در شبیه سازی محدودیت های عملی نیز در نظر گرفته شده است. نتایج شبیه سازی نشان می دهد که با استفاده از روش خطی سازی مذکور برای توان خروجی dbm1/18 و بازده افزوده ی توان 8/26% پوشش طیفی wimax ارضا می شود و مقادیر اعوجاج داخل باند و خارج از باند ناشی از غیرخطی بودن تقویت کننده ی توان به میزان قابل ملاحظه ای کاهش می یابد. همچنین نتایج حاصل از سنتز و پیاده سازی پیش اعوجاج دیجیتال وفقی بر روی تراشه ی fpga نیز نشان داده شده است.

در تکنولوژی های پیشرفته ی امروزی پیاده سازی یک سیستم کامل با سرعت پردازش بالا و فضای اشغالی کم بر روی تراشه امکان پذیر شده اما با توجه به چند برابر شدن تعداد ترانزیستورها بر روی تراشه نه تنها اتلاف توان کلی مدار کمتر نشده، بلکه بحرانی تر نیز شده است. در مدارهای دینامیکی بار بیش از حد سیگنال پالس ساعت که علاوه بر رجیسترها، گیت های دینامیکی را نیز تغذیه می کند موجب مصرف بالای توان بخصوص در مدارهای فرکانس بالا می شود. در روش منطقی d^3 l یا منطق دینامیکی هدایت شده با اطلاعات، شبکه ی توزیع کلاک بسیار کوچکتر از قبل شده و سیگنال های ورودی مدار به جای کلاک برای کنترل فازهای پیش شارژ و ارزیابی استفاده می شوند. با این کار مشکلات ناشی از بافر کردن سیگنال کلاک و مسیردهی شبکه ی توزیع آن از بین رفته و تلفات توان در سطح مدار نیز، کاهش می یابد. مصرف توان کمتر ساختارهای d^3 l در ازای کندتر شدن فاز پیش شارژ و نیز غالبا فاز ارزیابی، نسبت به نمونه های دینامیکی بدست می آید. در نتیجه ساختار این خانواده ی منطقی، به تغییراتی جهت جبران مشکل کم شدن سرعت نیاز دارد. واحدهای پردازنده ی محاسباتی از جمله مهمترین و پرکاربردترین واحدهای موجود در بسیاری از مدارهای مجتمع می باشند. الگوریتم های مربوط به عمل تقسیم و نیز پیاده سازی سخت افزار آن بر خلاف الگوریتم های جمع (تفریق) و ضرب، به صورت محدودتری بررسی شده اند. این در حالی است که امروزه هر ریزپردازنده ی همه منظوره، قسمتی از سخت افزار خود را جهت پیاده سازی بخش تقسیم صرف می کند. همچنین در پردازش سیگنال های دیجیتال برای کاربردهای گرافیکی سه بعدی، وجود واحدهای پرسرعت برای انجام عمل تقسیم ضروری می باشد و تقاضا برای آن رو به افزایش است. در حالت کلی ترتیبی بودن عمل تقسیم موجب latency بالای مدار می گردد که می تواند محدودیت هائی در کارآئی سیستم بوجود آورد. استفاده از مبناهای بالا، بویژه در تقسیم کننده های srt که از سریعترین الگوریتم های تقسیم در مدارهای vlsi هستند، در کاهش تعداد مراحل تقسیم بسیار موثر است که می تواند latency را کاهش داده و بدنبال آن مصرف توان را نیز کم کند. استفاده از جدول جستجو جهت انتخاب خارج قسمت که در اکثر الگوریتم ها انجام می گیرد، موجب پیچیدگی پیاده سازی تقسیم کننده های srt شده است، تا جایی که بخش عمده ای از توان مصرف شده در هر مرحله، در این جداول تلف می شود. بکارگیری روش هائی برای کاهش سایز این جداول و یا حذف آن، به طور چشمگیری می تواند سرعت کار تقسیم کننده را بالا برده و از میزان تلفات توان در آن بکاهد. در این پایان نامه، ضمن بررسی ساختارهای تقسیم کننده و نیز ساختار خانواده های منطقی، چگونگی پیاده سازی یک تقسیم کننده ی srt 16 بیتی_مبنای 4 در ساختار تغییر یافته ای از خانواده های دینامیکی کنترل شونده با اطلاعات و با هدف کاهش سطح، تأخیر و توان مصرفی، با استفاده از تکنولوژی tsmc_180 نانومتر ارائه می گردد. این تقسیم کننده بصورت خط لوله بوده و latency آن برابر با 10 نیم سیکل کلاک است. طبق نتایج شبیه سازی درگوشه ی tt و دمای 27 درجه سلسیوس، انرژی مصرفی این مدار نزدیک به 364 پیکو ژول و تأخیر آن کمتر از 885 پیکو ثانیه می باشد. انرژی مصرفی و کارآئی مدار پیشنهادی با اعمال نمونه های متفاوتی از ورودی ها در پنج گوشه یtt ، ss،ff ، fs و sf از فرآیند و با تغییرات دما از 55- تا 125 درجه سلسیوس، نسبت به نمونه ی دینامیکی آن مقایسه شده که کاهش توان مصرفی و افزایش سرعت کار مدار پیشنهادی نسبت به نمونه دینامیکی آن را نشان می دهد. مقایسه کلی عملکرد ساختار پیشنهادی با دیگر نمونه های مشابه از تقسیم کننده های srt نیز آورده شده است. همچنین در این کار تخمینی از فضای اشغالی و چگونگی عملکرد مدار پیشنهادی در سطح لی اوت صورت گرفته است.

در روند طراحی مدارهای الکترونیکی لازم است پارامتر های مختلفی را تخمین زد و طرح مناسب مدار را بر اساس آن ها انتخاب نمود. از جمله مهمترین این پارامترها سرعت، توان مصرفی و سطح اشغالی تراشه است. پارامتر سرعت را می توان به کمک مدل هایی برای ترانزیستورها و گیتهای منطقی از پیش تخمین زد. مدل های مذکور باید در عین سادگی دقت لازم را داشته باشند تا بتوانند برآورد صحیحی از رفتار مدار به طراح ارائه دهند. مدل تلاش منطقی مدلی است که در عین سادگی، تأخیر مدار را با سرعت و دقت کافی تخمین می زند و با استفاده از آن می توان قبل از تعیین اندازه ی گیت های مدار، تنها با دانستن تعداد طبقات مدار، پارامتر تلاش مسیر و تأخیر پارازیتی گیت های منطقی، حداقل تأخیر ساختار مورد نظر را محاسبه نمود و بر اساس آن اندازه ی ترانزیستورها را تعیین کرد. مزیت دیگر این مدل عدم وابستگی محاسبات تأخیر آن به پروسه و تکنولوژی ساخت می باشد. با پیشرفت سریع سیستم های چند رسانه ای و ارتباطی، عملیات پردازش سیگنال اهمیت و کاربرد زیادی یافته است. جمع کننده ها از جمله واحدهای اصلی و پایه در پردازنده ها می باشند. از اینرو سرعت آن ها نقشی تعیین کننده در سرعت پردازنده ها دارد. همچنین در عملیات پردازش سیگنالها از واحدهای ضرب کننده بطور وسیعی استفاده می شود. بهبود سرعت و کارآیی این واحدها منجر به افزایش سرعت عملیات پردازش سیگنال می گردد. در واقع سطح کارآیی و عملکرد سیستم های dsp عمدتاً به کارآیی ضرب کننده های آن وابسته می گردد. از اینرو طراحی یک ضرب کننده ی سریع به منظور دستیابی به واحدهای پردازشی پرسرعت برای کاربردهای امروزی اهمیت زیادی می یابد. از جمله ضرب کننده های سریع ضرب کننده های متراکم ساز ستون همچون ساختار های دادا و والاس می باشند که تأخیر آن ها بطور لگاریتمی با تعداد بیت های عملوندهای ضرب متناسب است. در این پایان نامه ابتدا یک جمع کننده ی پیش بینی نقلی 64 بیتی طراحی و با تکنیک تلاش منطقی بهینه سازی شده است بطوریکه تأخیر ساختار اولیه از 1.79 نانوثانیه به 1.23 نانوثانیه کاهش داده شده است. همچنین با تغییر ساختار مدارهای مولد سیگنال های نقلی به صورت چند طبقه و همزمان استفاده از تکنیک فوق تأخیر به 1.017 نانوثانیه کاسته شده است. همچنین توان مصرفی در هر دو طرح حدود 45 درصد کاهش یافته است. سپس در ادامه یک طرح ضرب کننده مبتنی بر ساختار ضرب کننده های متراکم ساز ستون ارائه شده و بهبود آن از نظر سرعت و سطح اشغالی نسبت به ساختار رایج دادا مقایسه گردیده است که حدود 5 تا10 درصد کاهش در تأخیر و 4.5 درصد کاهش در تعداد ترانزیستور مورد استفاده داشته است. با استفاده از تکنیک تلاش منطقی بهبود مجدد در سرعت آن ایجاد شده و تأخیر ساختار در حدود 15درصد کاهش داده شده است. شبیه سازی ها با استفاده از نرم افزار hspice و تکنولوژیtsmc 0.18µm cmos با ولتاژتغذیه ی 1.8v انجام شده است.

رشد فزاینده مخابرات بی سیم در دو دهه گذشته نیاز به ساخت فرستنده-گیرنده های با قابلیت های بالاتر، اندازه کوچکتر، توان مصرفی کمتر و ارزان تر را ایجاب نموده است. در ساختار فرستنده-گیرنده از بخش های آنالوگ، دیجیتال و مد ترکیبی استفاده می شود. تکنولوژی ‎cmos‎ با ظرفیت های عظیم خود امکان ساخت کلیه بخش های یک سیستم مخابراتی روی چیپ را با کمترین هزینه و توان مصرفی فراهم آورده است. به علاوه با پیشرفت روز افزون مدارات مجتمع دیجیتال و افزایش سرعت پردازش آنها بیشتر عملیات پردازشی از بخش آنالوگ به دیجیتال منتقل گردیده است. با این وجود نه تنها از اهمیت بخش آنالوگ کاسته نشده است، بلکه روز به روز بر اهمیت این بخش افزوده شده است. از مهمترین مواردی که در قسمت آنالوگ فرکانس بالا در فرستنده-گیرنده امروزه بسیار مورد توجه قرار گرفته است، ساخت اسیلاتور کنترل شونده با ولتاژ در تکنولوژی ‎cmos‎ با نویز فاز پایین است. به عنوان مثال پارامتر نویز فاز در سیستم های مخابراتی با مدولاسیون نوع ‎ofdm‎ از اهمیت ویژه ای برخوردار است. البته اهمیت نویز فاز تنها به دنیای آنالوگ محدود نمی شود و حتی در دنیای دیجیتال نیز، نویز فاز تحت عنوان جیتر حائز اهمیت می باشد. ساختارهای مختلفی برای اسیلاتورهای کنترل شونده با ولتاژ وجود دارد که مهمترین و پرکاربردترین آنها اسیلاتورکنترل شونده با ولتاژ ‎cmos‎ نوع ‎lc‎ است‎‎ که دارای مشخصات بسیار مناسبی از جمله نویز فاز بسیار پایین نسبت به سایر ساختارها می باشد. مکانیزم تبدیل منابع نویز مختلف موجود در این مدار به نویز فاز خروجی به دلیل خاصیت غیرخطی و سیگنال بزرگ مدار اسیلاتور بسیار پیچیده می باشد. در طول سالها تلاش های گوناگونی در آنالیز نویز فاز صورت گرفته است که باعث ایجاد مدل های مختلف گردیده است. هر کدام از این مدل ها دارای نقاط ضعف و قوت خاص خود می باشند و تأثیر برخی از پارامتر ها روی نویز فاز را مشخص می نمایند. از مهمترین این مدل ها، مدل ‎leeson‎ و مدل جدیدتر ارائه شده توسط ‎hajimiri‎ می باشد. براساس مدل های مختلف، در طول سال ها روش های مختلفی برای کاهش نویز فاز اسیلاتورها به کار گرفته شده اند که همگی سعی در کاهش این پدیده مخرب با حداقل هزینه دارند. در این پایان نامه ابتدا به معرفی اصول عملکرد و انواع اسیلاتور های فرکانس بالا و مفاهیم نویز فاز و جیتر و تأثیر آن بر عملکرد سیستم مخابراتی می پردازیم. سپس مدل های ارائه شده برای نویز فاز اسیلاتور ‎lc‎ را معرفی و روابط مربوط به این مدل ها بررسی می کنیم. در ادامه با بررسی پایه ای این اسیلاتور اثر تغییر هر کدام از پارامتر های موثر در نویز فاز آن به تنهایی بررسی و شبیه سازی های لازم صورت خواهد گرفت. روابط دقیق تری برای دامنه نوسان اسیلاتور بر حسب نسبت ابعاد ترانزیستور های سوئیچ و در نتیجه تعیین یک نسبت بهینه برای مشخصات مناسب به دست می آید و اثر ضریب تزویج بین دو سلف بر عملکرد اسیلاتور مورد بررسی قرار می گیرد. در ادامه روش های کاهش نویز در اسیلاتور ‎lc‎ مورد بررسی قرار می گیرد و روش هایی برای کاهش نویز اسیلاتورها ارائه و با شبیه سازی تأیید می شوند.

تعیین و تشخیص لبه در تصاویر به طور گسترده در زمینه های مختلف نظامی، رباتیک و اتوماسیون و به عنوان یک پردازش اولیه در بسیاری از پردازش های تصویری سطح بالا کاربرد دارد. روش معمول برای تشخیص لبه استفاده از ساختارهایی است که از ترکیب سنسور تصویری و پردازنده دیجیتال بوجود می آیند. اجرای بلادرنگ تکنیک های نرم افزاری پردازش تشخیص لبه در این ساختارها، مستلزم مصرف توان زیاد است و سرعت پردازش به دلیل وجود گلوگاه در مسیر انتقال اطلاعات از سنسور تصویری به پردازنده، معمولا محدود می باشد. تراشه های بینایی هوشمند به عنوان نسل جدیدی از سیستم های پردازش تصویر، با ادغام سنسور تصویری و مدار پردازنده و قرار دادن یک المان پردازنده محلی در هر یک از پیکسل های سیستم، امکان پردازش موازی اطلاعات تصویری را با توان مصرفی کمتر و سرعت بیشتر فراهم می کنند. همچنین به دلیل مجتمع سازی در این سیستم ها، فضای مصرفی کاهش می یابد. هدف تحقیق حاضر، طراحی و شبیه سازی نوعی خاص از تراشه بینایی هوشمند در تکنولوژی cmos 180nm با توانایی تشخیص لبه به صورت بلادرنگ می باشد. تراشه بینایی طراحی شده لبه های تصویر را که به دلیل تغییر رنگ و یا شدت تابش ایجاد شده اند تشخیص می دهد. پهنای باند اطلاعات خارج شده از تراشه صرفا محدود به اطلاعات دو بیتی حاصل از هر پیکسل است که نشان دهنده وجود یا عدم وجود لبه و عامل ایجاد لبه در آن نقطه از تصویر می باشد. کلیه پردازش ها به صورت موازی و داخل هر پیکسل انجام می شود. در پیاده سازی این سیستم تلاش شده مکانیزم های تشخیص رنگ، شدت تابش و لبه بر اساس مکانیزم های موجود در سیستم های بینایی بیولوژیکی باشد. برای این منظور مطالعاتی در مورد سیستم های بینایی بیولوژیکی، اجزا و مکانیزم های موجود در آن ها انجام شده و بر اساس آن سنسور نوری مناسب و مدارهای آنالوگ مورد نیاز برای پردازش سیگنال طراحی شده است. همچنین با بهره گیری از تکنیکی خاص، تشخیص رنگ و شدت تابش تنها توسط یک سنسور و با استفاده از خاصیت سیلیکون در فیلتر کردن نور انجام می شود. این امر باعث شده که سیستم طراحی شده فشرده و توان مصرفی کمی داشته و در یک پروسه استاندارد cmos قابل پیاده سازی باشد واز پروسه های اضافی و پرهزینه بی نیاز باشد. سیستم طراحی شده با پیکسل هایی در ابعاد 80um*60um ، توان مصرفی حدود 135nw به ازای هر پیکسل و ولتاژ تغذیه 1v دارای قابلیت زیادی برای استفاده در کاربردهای قابل حمل می باشد. صحت عملکرد بخش های مختلف سیستم طراحی شده و همچنین آرایه ای از پیکسل ها با استفاده از شبیه سازی های کامپیوتری تحت شرایط مختلف تایید و چینش سیستم جهت پیاده سازی بر روی تراشه طراحی شده است.

در پروسه طراحی و ساخت مدارهای مجتمع، اطمینان از صحت کارکرد تراشه ای که طراحی و ساخته می شود از اهمیت بالایی برخوردار است به گونه ای که تولید یک تراشه بدون انجام عملیات تست عملی غیر منطقی می باشد. با افزایش حجم روز افزون مدارهای مجتمع، پیچیدگی طراحی و ساخت مدارها و همچنین پیچیدگی تولید بردارهای تست مناسب آنها نیز بیشتر می شود به گونه ای که تولید و انجام عملیات تست کامل مدارهای مجتمع بزرگ بسیار زمانبر و پرهزینه و در برخی موارد غیر عملی می باشد. بنابراین یافتن روش هایی برای تولید بردارهای تست مدار که علاوه بر داشتن دقت بالا برای آشکار سازی خطاها پیچیدگی کمی داشته باشند، از اهمیت بالایی برخوردار است. هرچه سطح توصیف مدار بالاتر باشد، تولید بردارهای تست مناسب آن نیز ساده تر خواهد بود به این معنی که تولید بردارهای تست برای توصیف سطح rtl بسیار ساده تر از تولید بردارهای تست برای توصیف سطح گیت می باشد. در کار حاضر برای تولید بردارهای تست ابتدا روشی ارائه شده است که بر اساس یافتن کوچکترین مجموعه بردارهای تست با بیشترین پوشش خطا می باشد. این الگوریتم که برای توصیف مدار در سطوح گوناگون قابل اجرا می باشد توانایی یافتن مجموعه فشرده بردارهای تست با پوشش خطای بالا را دارد. همچنین روش پیشنهادی دیگر برای تولید بردارهای تست بر اساس مقادیر کنترل پذیری و مشاهده پذیری ارائه شده است که برای تست مدارهای بزرگتر و پیچیده تر نیز کارایی دارد. این روش برای توصیف سطح گیت قابل اجرا می باشد. هر دو الگوریتم پیشنهادی به زبان vhdl ارائه و بر روی مدارهای نمونه اجرا شده اند. استفاده از آنالیز های طیفی می تواند در ساده سازی عمل تولید بردارهای تست تاثیر گذار باشد. آنالیز طیفی یک سیگنال دیجیتال همانند تحلیل فرکانسی سیگنال های آنالوگ خواصی از سیگنال را آشکار می کند. بردارهای تست مدار که برای آشکار سازی خطاهای سطح ثبات تولید می شوند دارای خواصی هستند که مربوط به ساختار مدار است. با استفاده از آنالیز طیفی این خواص قابل شناسایی می باشند. با تجزیه فرکانسی یک رشته بیت سیگنال دیجیتال، رشته بیت مورد نظر به مجموعه ای از رشته بیت های توابع عمودی منحصر به فرد تجزیه می گردد که هر کدام ضریب خاص خود را دارد. دامنه ضرایب این رشته بیت ها نشان دهنده چگونگی هماهنگی رشته بیت تحت تست با هر کدام از رشته بیت های عمودی می باشد. هرچه دامنه این ضرایب بزرگ تر باشد این هماهنگی بیشتر است. در این ارتباط در کار حاضر پس از تولید بردارهای تست اولیه در سطح ثبات برای تعدادی مدار نمونه بردارهای فوق تحت آنالیزهای طیفی قرار گرفته و ضرایب فرکانسی بدست آمده با انجام تغییراتی به ضرایب جدیدی تبدیل شده اند. بردارهای تست جدید استخراج شده از این ضرایب برای آشکارسازی خطاهای سطح گیت پوشش خطای بالایی نشان می دهند. با تولید بردارهای تست اولیه برای تعداد خطاهای متغیر در سطح rtl و بررسی میزان بهبود پوشش خطا برای حالتهای مختلف عوامل موثر بر بهبود پوشش خطا با استفاده از آنالیز طیفی بررسی شده است.

در این پایان نامه ابتدا به ویژگی های فیزیکی و پارامترهای موثر در صفحه هال پرداخته شده است و روش شبیه سازی عددی صفحه هال نیز مورد بررسی قرار گرفته است.در ادامه به بررسی و طراحی تقویت کننده هایی با آفست کم و مناسب برای حسگر هال پرداخته شده است. آفست و نویز عملکرد بسیاری از سیستم های الکترونیکی همچون حسگر هال و قطعات بیومدیکال را محدود میسازد. آفست به دلیل عدم تقارن قطعات به وجود میآید. نویز را میتوان به دو دستهی نویز گرمایی و نویز فیلیکر تقسیم کرد. در سالهای گذشته با گذر از تکنولوژی دو قطبی به پروسهی cmos این مشکل به دلیل اینکه تکنولوژی cmos دارای نویز فیلیکر بیشتری است و روش تنظیم دستی مقاومتهای مدار که در تکنولوژی دوقطبی به صورت گسترده استفاده میشده است، دیگر برای حذف نویز فیلیکر کارآمد نمی باشد، بحرانیتر شده است. در این پایاننامه تقویت کننده ی عملیاتی با جبرانسازی پایدار chopper-autozero که برای سیگنال خروجی معمول حسگرها، با اندازه ای در مرتبه ی میکرو ولت و دارای پهنای باند dc تا چند کیلوهرتز، مانند صفحه هال کارآمد می باشد، توصیف شده اند.تقویت چنین سیگنال هایی به تقویت کننده ای با پهنای باند چند مگاهرتز نیازمند است. چنین پهنای باندی به صورت مستقیم از روش های چاپر و autozero که بین پهنای باند و جبرانسازی آفست آنها یک مصالحه وجود دارد، امکان پذیر نمی باشد. روش چاپر تاثیری بر ویژگی های نویز سفید ورودی نمی گذارد، اما میزان زیادی از طیف انرژی را به دلیل عملیات مدولاسیون نویز و آفست به فرکانس برش انتقال می دهد. این سیگنال انتقال یافته باید حذف گردد و به یک بلوک فیلتر مرتبه ی بالا نیازمند است. نیاز به یک فیلتر پایین گذر، روش چاپر را برای مصارف با پهنای باند زیاد نامناسب ساخته است. روش autozero از نویز فیلیکر می کاهد، اما طیف توان نویز را به دلیل تداخل ناشی از نمونه برداری از سیگنال ورودی و انباشته شدن نویز سفید در فرکانس dc افزایش می دهد. همچنین نمونه برداری از سیگنال ورودی در حوزه ی زمان، روش autozero را برای عملیات های زمان پیوسته نامناسب ساخته است. در شرایطی که تقویت کننده ای زمان پیوسته مورد نیاز است، ساختار autozero به صورت دوگانه در آمده و با استفاده از عملیات زمان بندی شده استفاده می شود. اما سوییچینگ دو تقویت کننده می تواند موجب پرشهایی در سیگنال خروجی شود. به همین علت در این پایان نامه برای داشتن تقویت کننده ای زمان-پیوسته، با آفست پایین و بدون پرش در خروجی، از یک ساختار پیشخوراند، به همراه روش های دینامیک حذف کننده ی آفست در مسیر کند آن، استفاده کرده ایم. علاوه بر این با استفاده ی همزمان از روشهای chopping و autozeroing نویز سفید را کاهش دادیم. از سوی دیگر این ساختار بدون نیاز به فیلتر پایین گذر، نویز انتقالی به فرکانس برش را حذف می نماید. کاهش آفست انتقالی در این تقویت کننده با استفاده از یک مدار نمونه بردار مناسب میسر شده است. نهایتا با طراحی دقیق قطب و صفر تقویت کننده ی مسیر پیشخوراند و تقویت کننده ی اصلی، یک تقویت کننده ی زمان-پیوسته و پهن-باند با آفست پایین بدست آمده است.

در میان تکنولوژی های حسگر مختلف برای تشخیص میدان مغناطیسی، شاید اثر هال گسترده ترین و پرکاربردترین آن ها باشد؛ چرا که این امکان وجود دارد مبدل های اثر هال را با کیفیت بالا، با پروسه های استاندارد مداری مجتمع در صنعت میکروالکترونیک، به همراه مدارهای کمکی پردازش سیگنال، مطمئن و ارزان برای کاربردهای گسترده ساخت. با اینکه نزدیک به نیم قرن از کشف اثر هال می گذرد، تحقیقات پیرامون سنسورهای اثر هال همچنان ادامه دارد. در این تحقیقات سعی بر آن است که مدلهای دقیقی برای سنسور هال ارائه شود، کاربردهای جدید متناسب با تکنولوژی های نو ارائه گردد، ساختار یا مواد مورد استفاده در ساخت سنسور هال بهبود یابد، مدارهای جانبی جدیدی برای بهبود عملکرد سنسور طراحی شود ویا در دیگر زمینه های تحقیقاتی پیرامون سنسور هال کار شود. کار حاضر نیز در این راستا به بررسی و مدل سازی ساختار سنسور هال پرداخته است. در مدل ارائه شده، سعی گردیده حتی الامکان تأثیر تمامی پارامتر های موثر، پارامترهائی که قابل کنترل در پروسه یا طراحی می باشند، لحاظ گردد. این مدل می تواند به طراحی مناسب ساختار سنسور هال کمک کند تا متناسب با کاربرد و شرایط کاری مورد نظر، شرایط هندسی مطلوب در طراحی سنسور در نظر گرفته شود. همچنین این مدل می تواند طراحان مدار را در جهت انتخاب بهترین پروسه ی ساخت برای رسیدن به اهدافِ تعریف شده، و نیز طراحان پروسه را، جهت طراحی پروسه مناسب سنسور هال، یاری کند. در این پایان نامه به منظور دستیابی به مدلی مناسب از سنسور هال، ابتدا اصول عملکرد آن مورد بررسی قرار گرفته و جنبه های مختلف آن، شامل پارامترهای تعریف شده پیرامون سنسور هال، مواد مورد استفاده جهت ساخت سنسور، تکنولوژی های مورد استفاده در صنعت سنسور هال و اشکال هندسی متفاوت سنسور بررسی شده است. در ادامه، نحوه ی تأثیر هر یک از پارامترها بر عملکرد سنسور هال مورد بررسی قرار گرفته است. به این منظور از نرم افزار silvaco استفاده شده است. توسط این نرم افزار می توان نمونه ی مورد نظر را به صورت دلخواه تعریف و میدان مغناطیسی را به آن اعمال و ولتاژ حاصل را اندازه گیری نمود. به کمک این نرم افزار، و با تغییر پارامترهای مختلف، می توان حساسیت سنسور هال به پارامترهای مختلف را بدست آورد. بر اساس این نتایج روابط حاکم بر آن ها، توسط برازش منحنی با استفاده از نرم افزار matlab، بدست می آیند. با استفاده از روابط بدست آمده مدل مداری برای سنسور هال تعریف شده است که از آن می توان در کنار دیگر المان های معمول مداری استفاده نمود و ساختار سنسور هال را، در کنار مدار مورد نظر جهت استفاده از سنسور هال، بهینه نمود. در ادامه مدل ارائه شده در کنار یک مدار نمونه، توسط نرم افزار hspice، شبیه سازی و نحوه ی بهینه سازی پارامترها برای چند پارامتر نشان داده شده است. همچنین در کار حاضر layout چند حالت متفاوتِ سنسور هال، جهت ساخت با تکنولوژی 180 نانومتر استاندارد cmos ، ارائه شده است. تعدادی از layout ها معادل حالت های شبیه سازی شده، جهت مقایسه ی نتایج عملی پس از ساخت با نتایج شبیه سازی می باشند. تعدادی از حالات نیز، جهت بررسی شرایطی می باشد که توسط نرم افزار قابل بررسی نمی باشند.

مبدل های آنالوگ به دیجیتال به صورت گسترده در کاربردهایی نظیر الکترونیک مصرفی، ابزار اندازه گیری و کنترل، سیستم های مخابراتی، رادار و پردازش تصویر مورد استفاده قرار می گیرند. همانند هر سیستم آنالوگ دیگر، مبدل آنالوگ به دیجیتال نیز یک بده بستان قوی بین مهمترین فاکتورهای مداری شامل سرعت، دقت، سطح و توان مصرفی از خود نشان می دهد. در چنین شرایطی جستجوی راهکارهای جدید به منظور تعدیل این بده بستان و ساده تر کردن روال طراحی آنالوگ، از چالش های مهم در روند طراحی مدار تلقی می شود. با پیشرفت تکنولوژی و کاهش ابعاد ترانزیستور در مدارهای مجتمع، تعداد ترانزیستورهای بیشتری در یک تراشه قابل پیاده سازی است. این مسئله علاوه بر افزایش چگالی المان های ساخته شده، کاهش هزینه ساخت و افزایش سرعت را بدنبال دارد. مدارهای دیجیتال تقریباً به طور کامل از این روند رو به رشد سود می برند و فاکتورهای اصلی مداری آنها در چند دهه اخیر به صورتی پیوسته ارتقاء پیدا کرده است. این وضعیت برای مدارهای آنالوگ متفاوت بوده و در روند کاهش ابعاد دچار مشکلات مهمی شده اند. به عنوان مثال در تکنولوژی های جدیدتر،کاهش مقدار ولتاژ منبع تغذیه و همچنین اثرات کانال کوتاه به عنوان مهمترین عوامل محدود کننده در روند طراحی مدارهای آنالوگ خود را نشان داده اند. این امر باعث شده است در امر طراحی حرکتی محسوس در جهت انتقال پیچیدگی مدار از بخش آنالوگ به بخش دیجیتال ایجاد گردد. در این راستا تکنیک های کالیبراسیون به صورتی گسترده در چند دهه اخیر مورد استفاده قرار گرفته اند. با تکیه بر تکنیک های کالیبراسیون طراح می تواند محدودیت های طراحی آنالوگ را تعدیل کرده و در عوض پیچیدگی متناظر را به بخش دیجیتال سوق دهد. در این پایان نامه از تکنیک جبران خطای هیستوگرام جهت کالیبراسیون مبدل استفاده شده است. به این منظور یک سیگنال تست با تابع چگالی احتمال مشخص به عنوان سیگنال کالیبراسیون به مبدل اعمال شده و سپس در خروجی بازسازی می شود. اختلاف بین توابع چگالی احتمال ورودی و بازسازی شده آن در خروجی به عنوان معیاری جهت استخراج پارامترهای خطا مورد استفاده قرار می گیرد. پس از تخمین پارامترهای خطا، عمل تصحیح خطا جهت جبران رفتار غیر ایده آل مبدل و ارتقاء رفتار خطی آن انجام می گیرد. تکنیک کالیبراسیون پیشنهادی در برخی از توپولوژی های مبدل های آنالوگ به دیجیتال شامل pipeline، parallel pipeline، flash و نیز سیگما-دلتا مورد بررسی قرار گرفته است. این تکنیک در ساختارهای pipeline به صورت background و در ساختارهای flash و سیگما-دلتا به صورت foreground پیاده سازی شده است. تاکید اصلی پایان نامه بر روی مبدل آنالوگ به دیجیتال flash می باشد زیرا تکنیک کالیبراسیون پیشنهادی دارای مناسب ترین پیاده سازی در ساختار flash در مقایسه با سایر ساختارهای بیان شده می باشد. نتایج پیاده سازی یک نمونه مبدل فلش 4 بیتی نشان می دهد عملکرد مبدل بواسطه به کارگیری تکنیک کالیبراسیون پیشنهادی بهبود یافته است. در این مبدل طراحی مدارهای آنالوگ در برخی از بلوک های اصلی نظیر مقایسه کننده با پیچیدگی کمتر و با بیشترین سرعت ممکن انجام گرفته است. به علاوه پیچیدگی بخش آنالوگ یا در قالب الگوریتم کالیبراسیون به بخش دیجیتال سوق داده شده است و یا المان های ساده پسیو نظیر سوئیچ های آنالوگ جایگزین آنها شده اند. در این شرایط ساختار مبدل سازگاری بیشتری جهت پیاده سازی در تکنولوژی های جدید cmos از خود نشان می دهد.

کارایی حسگر های مغناطیسی، به دلیل مقاومت در برابر دما و شرایط صنعتی در بعضی از کاربردهای صنعتی از حسگرهای دیگر نظیر نوری، بیشتر است. خوشرفتار بودن مبدل های اثر هال، قابلیت آنها در تشخیص مولفه های میدان مغناطیسی و صرفه اقتصادی در تولید انبوه، از جمله امتیازات حسگرهای اثر هال در بین انواع حسگرهای مغناطیسی است. با توجه به انتظارات صنعت از حسگر های اثر هال و پیچیدگی روز افزون آنها، تجمیع مبدل های اثر هال با مدارات بایاس، پردازش سیگنال، جبران حرارتی و جبران آفست برای دست یافتن به یک حسگر کامل، کوچک و ارزان مخصوصا برای کاربرد های خاص به یک ضرورت تبدیل شده است. استفاده از ترانزیستور اثر میدانی حساس به میدان مغناطیسی، یا به اختصار magfet، به دلیل شباهت زیاد ساختاری به mosfet و در نتیجه سازگاری خیلی خوب با پروسه های cmos، یکی از متداول ترین راه های پیاده سازی حسگرهای مجتمع در پروسه های cmos است. در این پژوهش پس از معرفی magfet، متغیر های موثر بر حساسیت آن از قبیل شکل هندسی، ابعاد، دما، بایاس نقطه ی کار و بستر ساخت به عنوان پارامتر های طراحی از نظر منابع گوناگون مورد بررسی قرار گرفته است. به علاوه چند نمونه magfet با اشکال متنوع در پروسه ی ساخت cmos 18/0 میکرومتر پیاده سازی شده و نتایج اندازه گیری ها در شدت های مختلف میدان مغناطیسی گزارش شده است. ساختارهای طراحی شده شامل اشکال متنوع مستطیلی با ابعاد مختلف، اشکال قطاعی با دو و چهار پره، ساختارهای با ضخامت های اکسید گیت متفاوت و نیز ساختارهایی با شکاف درین متفاوت هستند. به علاوه تاثیر عبور یک لایه ی فلزی از روی magfet بر حساسیت آن نیز مورد مطالعه قرار گرفته است. نتایج آزمایشات انجام شده نشان می دهد مشخصه ی الکتریکی magfet هاکاملا مشابه با mosfet و پاسخ آن ها نیز به تغییرات میدان، کاملا خطی است. بیشترین حساسیت در مقایسه های صورت گرفته متعلق به magfet قطاعی دو پره با اکسید ضخیم و برابر5472/2 (%/t) است.در انتها یک مثال عملی از کاربرد magfet در طراحی حسگر موقعیت سنج زاویه ای مورد بررسی قرار گرفته است.

گرایش مستمر به سمت وسایل قابل حمل الکترونیکی که عموماً با باطری کار می کنند، تلاش محققان را به سمت بکارگیری مدارات فشر- گستر، که دارای قابلیت کار در ولتاژ و توان مصرفی پایین می باشند، افزایش داده است. از آنجاییکه طیف وسیعی از توابع پردازش سیگنال به صورت روابط غیرخطی و دیفرانسیلی بیان می شوند و در مدارهای فشر-گستر مد جریان، پیاده سازی این روابط بسیار ساده است، ارایه روشهای تحلیلی برای شبکه های فشر-گستر استاتیکی و دینامیکی و نیز طراحی مدارهای جدید در این مد برای تحقق روابط دیفرانسیلی با هدف بهبود عملکرد مدارهای موجود و رفع معایب آنها دارای اهمیت است. در این رساله پس از بررسی مدارهای فشر-گستر موجود، تحلیل و طراحی شبکه فشر- گستر مد جریان بصورت عام ارایه می گردد. با بکارگیری نتایج بدست آمده، استفاده از خواص این شبکه ها تسهیل یافته و توسعه کاربرد آنها فراهم می گردد. این تحلیل همچنین باعث سهولت در تحلیل خودکار شبکه ها می شود. همچنین با توجه به قابلیتهای مختلف ترانزیستور mos - fg از قبیل کارکرد در ولتاژ تغذیه پایین، توان مصرفی کم و قابلیت برنامه ریزی و جبران سازی، در این رساله طراحی حلقه های translinearبا بکارگیری این ترانزیستورها ارایه می شود. این حلقه ها نسبت به حلقه های پیشین دارای قابلیتهای مختلفی از جمله مصونیت از اثر بدنه، پیچیدگی مداری کمتر و عدم نیاز به مدارات اضافی برای بایاس بوده و نیز منبع تغذیه لازم در آنها کمتر است. از آنجاییکه در مدارهای فشر-گستر ولتاژگره های داخلی بصورت فشرده و غیرخطی بوده و دارای رفتار سیگنال بزرگ می باشند بکارگیری روشهای سیگنال کوچک همچون استفاده از سری تیلور و سری های ولترا در تحلیل رفتار غیر خطی باعث ارزیابی نادرست عملکرد آنها می شود. در این رساله ضمن مرور روشهای ارایه شده قبلی یک الگوریتم جدید مبتنی بر بکارگیری تکنیک موازنه هارمونیکی برای تحلیل اعوجاج مدارات فشر-گستر ارایه می شود. این روش نسبت به روشهای مشابه قبلی دارای دقت بیشتر و پیچیدگی محاسباتی کمتر است و نیز محاسبه هارمونیکهای با مرتبه بالا را فراهم می سازد. همچنین یک روش تحلیل نویز برای نویز ناشی از المانهای مدارات فشر-گستر ارایه گردیده است. از روشهای پیشنهادی فوق می توان به عنوان یک ابزار طراحی جدید( cad ) در روند طراحی مدارهای فشر-گستر استفاده نمود. مبدل سیگما- دلتا و مبدل rms به dc واقعی از جمله کاربردهای مهم مدارهای فشر-گستر می باشند. با توجه به استفاده روزافزون از تکنیک soc در مدارهای حسگر، و نیاز به ثبت و پردازش سیگنالهای خروجی آنها، طراحی مبدلهای آنالوگ به دیجیتال فرکانس پایین، همچون مبدل سیگما- دلتا، جهت استفاده در این نوع مدارها ضروری است. ازآنجاییکه بسیاری از این مدارها بصورت قابل حمل طراحی شده و ولتاژ تغذیه و توان مصرفی پایین از ویژگیهای ضروری آنها است، در این تحقیق به منظور دستیابی به ویژگیهای فوق یک ساختار جدید فشر-گستر مد جریان برای بخش مدولاتور مبدل پیشنهاد شده است. همچنین از آنجاییکه در مبدل rms به dc واقعی مدار دارای عملکرد دینامیکی غیرخطی می باشد، در این رساله با استفاده از مدارات فشر-گستر مد جریان و پیاده سازی مستقیم رابطه rms ، امکان دستیابی به مقادیر دقیق خروجی در مدارهایی با پیچیدگی کمتر، رنج دینامیکی وسیعتر و در ولتاژ و توان کمتر فراهم شده است.

یکی از مواردی که استفاده از سیستمهای رادیو ضربه فراپهن باند یا ultra wide-band (uwb) را محدود می کند مشکلات کار توأمان آن ها با سیستمهای باند باریک با باند فرکانسی مشترک است. در این تحقیق ابتدا روش هایی که تاکنون برای رفع این مشکل گزارش شده بررسی و سپس یک پالس جدید ارائه می گردد. این پالس از انتقال طیف مشتق اول پالس گوسی به فرکانس های بالاتر بدست می آید به طوری که در طیف پالس حاصل، یک دامنه صفر با فرکانس قابل تنظیم وجود خواهد داشت. نتایج تئوری و شبیه سازی نشان می دهد که در صورت استفاده از این پالس دارای صفر در سیستم uwb، تداخل متقابل سیستم باند باریک و سیستم uwb به میزان قابل توجهی کاهش می یابد. همچنین بر پایه پالس پیشنهادی، یک فرستنده تمام دیفرانسیلی uwb در تکنولوژی سی موس 90nm طراحی و شبیه سازی شده است. این فرستنده به صورت عمده از یک مدار تولیدکننده سیگنال فرکانس پایین، یک اسیلاتور lc و یک میکسر تشکیل شده است به طوری که خروجی آن مستقیماً و با استفاده از یک ترانسفورمر داخل تراشه به آنتن متصل می شود. چهار سیگنال کنترلی، پهنای باند، فرکانس مرکزی، توان خروجی و عمق صفر طیف حاصل را بر اساس طیف سیستم باند باریک و نیازمندی های pvt کنترل و یا تنظیم می کنند. پالس تولید شده بر حسب دامنه سیگنالهای کنترلی دارای پهنای باند -10db و فرکانس مرکزی قابل تنظیم بترتیب 2.4-4.6ghz و 5-5.6ghz است. جهت کاهش توان مصرفی، ضمن استفاده از یک مدار راه انداز سریع در اسیلاتور، از تکنیک خاموش/روشن در میکسر و اسیلاتور استفاده شده است. زمان راه اندازی اسیلاتور کمتر از 5ns است. همچنین نتایج شبیه سازی پس از لی اوت نشان دهنده یک صفر به عمق 23db با پهنای باند 100mhz در طیف توان سیگنال ارسالی است که برای حل مشکل همزیستی سیستم های uwb و تقریباً بیشتر سیستم های باند باریک کافی است. مقدار انرژی بر پالس و انرژی بر پالس نرمالیزه شده به ولتاژ خروجی، برای یک نرخ اطلاعات 860mpulse/s و یک منبع تغذیه 1-v بترتیب برابر 14.4pj/pulse و 35.7pj/(pulse-v) و مساحت اشغالی هسته مدار فقط 0.18mm2 است. همچنین کاربرد فرستنده پیشنهادی در یک برچسب rfid، تشکیل شده از دو لینک شامل یک لینک uhf و یک لینک uwb مورد بررسی قرار گرفته است.

تمام مدارات الکترونیکی غیرخطی هستند، این یک واقعیت پایه در الکترونیک است. فرض خطی بودن که زیربنای اکثر تیوری های مدرن مداری امروزی را تشکیل میدهد، در واقعیت یک نوع تقریب بشمار می آید. بعضی از مدارات مانند تقویت کننده های سیگنال کوچک در اصل به صورت ضعیف غیرخطی هستند، با این حال در مدار به صورت المان های خطی درنظر گرفته می شوند. گونه ای دیگر از مدارات مانند چندبرابر کننده های فرکانسی از این قابلیت غیرخطی در مدارات خود استفاده می کنند و اگر خاصیت غیرخطی بودن وجود نداشت عملاً ساخت این مدارات امکان پذیر نبود. مسلماً طراحی مدارات غیرخطی بسیار پیچیده تر از مدارات خطی است و موضوعات فراوانی از جمله مدلسازی المان های غیر خطی و آنالیز این مدارات را در بر می گیرد، که هر دو این موارد در این پایان نامه مورد بررسی قرار گرفته اند. در این تحقیق ابتدا به مطالعه اثرات غیر خطی پرداخته و روش های آنالیز مدارات غیر خطی را بررسی می کنیم . سپس مدلسازی ادوات نیمه هادی بیان شده و روابط بین این مدل ها استخراج می شود، در ادامه روش توازن هارمونیکی را مورد بررسی قرار می دهیم و روند اجرای این تحلیل غیر خطی را بیان می کنیم، روش سری ولترا را به عنوان روش اصلی مورد استفاده در این پایان نامه در فصل جداگانه ای بیان کرده و روش های بدست آوردن تابع انتقال غیر خطی مورد استفاده در این تحلیل را استخراج می کنیم، بدنبال آن از مدل های ارایه شده در بخش مدلسازی ادوات نیمه هادی استفاده کرده و عناصر غیر خطی موجود در ساختار ترانزیستور دو قطبی را مدل می کنیم. از روش بهینه مشخص شده برای آنالیز سری ولترا که در فصل تحلیل توسط سری ولترا بدست آوردیم استفاده کرده و جملات مربوط به اعوجاج میان مدوله سازی غیر خطی های مختلف موجود در ساختار ترانزیستور را با در نظر گرفتن پارامتر دما و با تفکیک عوامل مختلف ارایه شده در مدلسازی این ناخطی ها استخراج می کنیم، گرچه نتایج بدست آمده در بخش های مختلف این پایان نامه بر اساس پایه ریاضی محکم استوار بوده و روند بدست آوردن تمامی معادلات در بخش های مختلف ذکر شده است ولیکن در انتها برای بررسی صحت نتایج خود از نرم افزار matlab استفاده کرده و نتایج عددی روابط بدست آمده را با پیاده سازی یک برنامه gui در این نرم افزار با نتایج عددی بدست آمده در نرم افزار microwave office مقایسه می کنیم.

فیلترهای آنالوگ از واحدهای اصلی بسیاری از مدارهای مجتمع آنالوگ می باشند. با توجه به کاربرد فراوان فیلترها و همچنین حجیم بودن آنها، طراحی مناسب این واحد کمک بزرگی به طراحی موثر تر مارهای مجتمع خواهد کرد. روشهایی متفاوتی برای مجتمع سازی فیلترهای آنالوگ ارایه شده است. یکی از روشهای موثر پیشنهادی استفاده از عناصر ترارسانا (ota) و خازن است. این روش با نام روش ota-c به دلیل مزایای فراوان از جمله قابلیت کار در فرکانسهای بالا و کنترل پذیری مشخصه فیلتر در ساختار مدارهای مخابراتی کاربرد فراوان دارد. از جمله این کاربردها در گیرنده وسایل مخابراتی بی سیم و فیلترهای مختلط (چند فازی) است. در این پایان نامه روشهای متفاوت پیاده سازی فیلتر ota-c بررسی می شود. به این منظور ابتدا طراحی ترارسانا به عنوان مهمترین بخش فیلتر ota-c بررسی می گردد. سپس طراحی یک فیلتر پایین گذر ترارسانا-خازن با قابلیت کنترل پیوسته فرکانس قطع بررسی خواهد شد. در بسیاری از فیلترهای ota-c معرفی شده فرکانس قطع با استفاده از قرار دادن آرایه ای از ترانزیستورها و خازنها کنترل می شود. این روش کنترل فرکانس قطع ضمن افزایش حجم مدار، کنترل پیوسته پهنای باند را امکانپذیر نمی سازد. در طرح پیشنهادی از یک ترارسانای ترکیبی شامل دو بلوک ترارسانای ثابت و کنترل کننده جریان استفاده شده است. در این پایان نامه همچنین با استفاده از روش gm/id که یک روش موثر در طراحی مدارات آنالوگ می باشد طراحی یک مدار ota انجام می گیرد. د راین روش از نمدار تغییرات gm/id بر حسب id(w/l) در طراحی اندازه ترانزیستورهای مدار استفاده می شود. این نمودار برای یک تکنولوژی مشخص ثابت بوده و از آن می توان در طراحی تمام مدارها در آن تکنولوژی استفاده نمود.

سنتزکننده های فرکانس یکی از اجزای مهم ادوات مخابراتی هستند. کیفیت سیگنال ارسالی یا دریافتی مستقیماً به کیفیت طیف فرکانس خروجی سنتزکننده که نقش نوسان ساز محلی را ایفا می کند، بستگی دارد. از میان سه روش سنتز فرکانس: آنالوگ مستقیم، دیجیتال مستقیم و دیجیتال غیرمستقیم مبتنی بر pll، روش آخر به طور گسترده ای در ادوات مخابراتی چند کاناله قابل حمل به کار رفته است. روش سنتز غیر مستقیم فرکانس مبتنی بر pll ابتدا با مقسّم صحیح به کار گرفته شد که تنها قادر به سنتز مضارب صحیح فرکانس مرجع می باشد. در طراحی سنتزکننده های با مقسم صحیح از آنجا که فرکانس مرجع باید برابر فاصله کانال ها در استاندارد موردنظر باشد، بده و بستان شدیدی بین خلوص طیفی فرکانس سنتز شده، قدرت تفکیک فرکانسی و رفتار دینامیک حلقه pll برقرار است. سنتزکننده های فرکانس کسری که قادر به سنتز مضارب کسری از فرکانس مرجع هستند، به عنوان راه حلی برای حذف بده و بستان مذکور ارایه شدند که در آن ها نیاز به برابری فرکانس مرجع با فاصله کانال ها بر طرف شده است. در این نوع سنتزکنندها از یک پیش مقیاس دهنده با مقسّم دو یا چندتایی بهره گرفته می شود که تغییر مداوم بین این مقسّم ها مضرب کسری مورد نظر را ایجاد می کند. وجود روند تکراری در عملکرد مقسّم ها باعث ایجاد فرکانس های جعلی در طیف خروجی سنتزکننده می شود که اصلی ترین مشکل سنتزکننده های کسری است. برای حل این مشکل سعی می شود تا مقسّم ها بر اساس یک کلمه کنترل دیجیتال ورودی، به صورت تصادفی معنادار کنترل شوند. این کار توان فرکانس های جعلی را به صورت نویز سفید در می آورد. نویز حاصل در یک گام جلوتر با شکل دهی از اطراف فرکانس سنتزشده رانده می شود تا خلوص طیفی بالا حاصل شود. مدولاتورهای دلتا-سیگما که در مبدل های داده کاربرد دارند به عنوان ابزاری که قادرند کنترل تصادفی و شکل دهی به نویز را توأماً انجام دهند، شناخته شده اند. در واقع این مدولاتورها در این نوع کاربرد یک مبدل دیجیتال به آنالوگ هستند که فیلتر کاهش نرخ نمونه برداری از خروجی آن ها حذف شده است. مدولاتورهای دلتا-سیگما برای سنتزکننده های فرکانس کسری باید تا حد امکان ساده باشند تا مصرف توان افزایش نیابد، به جهت ملاحظات نویز فاز باید از نسبت سیگنال به نویز بالایی برخوردار باشند و دوره تکرار خروجی آن ها تا حد امکان زیاد باشد. اغلب مدولاتورهای مورد استفاده برای این منظور در قالب طراحی اجزای یک سنتزکننده کامل ارایه شده اند و موارد مجزا بسیار معدود هستند. دو ساختار چند طبقه (mash) و تک حلقه به طور گسترده مورد استفاده واقع شده اند که انواع تک حلقه مشخصات نویزی بهتری ارایه می دهند. در این پایان نامه یک مدولاتور جدید شامل دو طبقه پیشنهاد شده است که به صورت سری با یکدیگر قرار گرفته اند. طبقه اول که یک مدولاتور فیدبک خطای مرتبه دو است، تعداد بیت موثر کلمه کنترل ورودی را از شانزده بیت به سه بیت کاهش می دهد و طبقه دوم یک مدولاتور مرتبه سه تک حلقه بر پایه ساختار ریچی است که نقش یک تمرکزدهنده را برای ایجاد خروجی تک بیتی انجام می دهد. شکل دهی به نویز در این مدولاتور توسط طبقه دوم انجام می شود. کاهش تعداد بیت ها در طبقه اول به کاهش پیچیدگی طبقه دوم که رابطه مستقیم با تعداد بیت ورودی دارد می انجامد. علاوه بر این نویز کوتنتیزاسیون طبقه اول مانند dither برای طبقه دوم عمل می کند. برای حذف دوره های کوتاه طبقه اول، بیت با ارزش کمتر ورودی برابر یک قرار داده شده است. شبیه سازی ها و پیاده سازی fpga مدولاتور طراحی شده مقدار نسبت سیگنال به نویز بیشتری را با نرخ بیش نمونه برداری کمتر در ازای افزایش ناچیزی در منابع سخت افزاری نسبت به کار قبلی ارایه داده است. کلمات کلیدی

پیشرفت مدارهای مجتمع و تکامل تکنولوژی موجب شده است که روند طراحی و ساخت مدارهای دیجیتال به سمت کاهش سطح تراشه و توان مصرفی، و همچنین افزایش کارآیی، سرعت و دقت تمایل یابد. به¬دلیل برخی از مزایای مدارهای دیجیتال مانند حساسیت کمتر به تغییرات پروسه، سادگی روال طراحی و ابعاد فیزیکی کوچکتر، در بسیاری از سیستم¬های الکترونیکی امکان جایگزینی برخی از بخش¬های آنالوگ با دوگان دیجیتال آن¬ها وجود دارد. اما با توجه به اینکه سیگنال¬ها در دنیای واقعی آنالوگ هستند؛ به مدارهای واسط آنالوگ خاصی مانند مبدل های داده آنالوگ به دیجیتال (adc) و دیجیتال به آنالوگ (dac)نیاز است تا ارتباط بین مدارهای دیجیتال و دنیای خارج را ممکن سازند. برخلاف مدارهای دیجیتال، مدارهای آنالوگ در تکنولوژی¬های جدید دچار مشکلاتی مانند کاهش ولتاژ منبع تغذیه و اثرات کانال کوتاه شده¬اند. با بکارگیری روش¬های کالیبراسیون در مبدل¬ها می¬توان پیچیدگی را از بخش آنالوگ به بخش دیجیتال منتقل کرد؛ به این ترتیب می¬توان محدودیت¬ها و چالش¬های طراحی آنالوگ را کاهش داد. مبدل¬های داده معمولا تحت تاثیر اثرات غیر ایده¬آل نظیر عدم تطبیق اجزاء، امپدانس خروجی محدود و نویز قرار می¬گیرند. این اثرات باعث ایجاد اعوجاج و نویز در سیگنال خروجی ¬می¬گردند. خطاهای تولید شده را برحسب ویژگی¬های سیگنال می¬توان به دو گروه استاتیکی و دینامیکی تقسیم کرد. خطا استاتیکی مستقل از سیگنال ورودی است در حالی¬که دیگری وابسته به ویژگی¬های سیگنال ورودی می¬باشد. از آن¬جا که سیگنال ورودی طبیعتی تصادفی دارد، مدل کردن رفتار دینامیکی مبدل دشوار است. از طرفی دیگر رفتار استاتیکی مبدل، ویژگی¬های مشخص و خطاهای قابل پیش¬بینی دارد. بنابراین این نوع خطاها را می¬توان مدل¬سازی کرد و به¬وسیله روش¬های کالیبراسیون مناسب جبران نمود. در این پایان¬نامه، تکنیک کالیبراسیون دیجیتالی جدیدی برای مبدل دیجیتال به آنالوگ ارائه شده است. فرآیند تخمین خطا و تصحیح آن مستقل از ساختار مبدل انجام می¬شود و در طول فرآیند کالیبراسیون، به مبدل مانند جعبه سیاه نگاه می¬شود. این تکنیک ساختار مبدل را تحت تاثیر قرار نمی¬دهد و قابل تعمیم به اکثر معماری¬های مبدل دیجیتال به آنالوگ است. کل فرآیند تخمین و تصحیح خطا در آن به¬صورت دیجیتالی انجام می¬شود و تنها مدارات آنالوگ مورد نیاز در بخش کالیبراسیون، یک مقایسه¬کننده و یک مدار مولد سیگنال تست است. برای ارزیابی کارایی روش پیشنهادی، یک مدل رفتاری از مبدل آنالوگ به دیجیتال دومرحله-ای پیاده¬سازی شده است که در آن تکنیک کالیبراسیون پیشنهادی به¬کار رفته تا رزلوشن بخش dac را به مقدار مورد نیاز افزایش دهد.

پیشرفت چشمگیر علم الکترونیک در سالهای اخیر تا حد زیادی به دلیل پیشرفت تکنولوژی ساخت المانهای الکترونیکی در ابعاد میکرومتر و نانومتر است. ممریستور نیز یکی از المان های الکترونیکی اساسی است که به تازگی کشف شده و در ابعاد زیر میکرون ساخته می شود. در سال 2008 شرکت hp ساخت اولین نمونه از این قطعه را اعلام کرد و پس از آن توجه بسیاری از مراکز تحقیقاتی دنیا به آن جلب شد. این پایان نامه ابتدا به معرفی ممریستور و بررسی مشخصات الکتریکی آن می پردازد و کاربردهای آن را در زمینه های مختلف تکنولوژی الکترونیک بیان می کند و مقایسه ای بین تکنولوژی ممریستور و چند فناوری مشابه به عمل می آورد. پس از معرفی چند ساختار مهم طراحی شده با ممریستور، مدارها و حافظه های طراحی شده در این پایان نامه ارائه شده و مزایای آنها نسبت به نمونه های مشابه برشمرده خواهد شد. استفاده از حافظه و منطق چند- سطحی مهمترین دستاورد در طراحی و نوآوری های این پروژه محسوب می شوند که امکان بهبود در سرعت خواندن اطلاعات از حافظه، انرژی مصرف شده و سطح اشغال شده بر روی تراشه ی مدارها مجتمع را فراهم می کند.

مدارهای مجتمع روز به روز به سوی کوچکتر شدن پیش می¬روند و با کوچک شدن ابعاد، ناگزیر از منبع ولتاژ با مقادیر پایین¬تر استفاده می¬شود. استفاده از منبع ولتاژ بامقادیر پایین¬تر، به معنی داشتن بیشینه محدوده ولتاژ پایین¬تر برای نوسان در ورودی و خروجی می¬باشد. از طرفی قسمتی از این محدوده ولتاژ صرف بایاس مدارها می¬شود،که در ولتاژهای پایین، درصد بالایی از کل محدوده ولتاژ قابل دسترس را شامل می¬شود. از این رو طراحی مدارهایی که به ازای تمام محدوده ولتاژ موجود کارایی مناسبی داشته¬باشند، اجتناب ناپذیر می¬باشد. یکی از مهم ترین و پرکاربرد ترین بلوک¬ها در الکترونیک آنالوگ تقویت کننده عملیاتی است که طراحی آن به صورتی که به ازای تمام محدوده ولتاژ وجه مشترک ورودی، بهره¬ی یکسانی داشته¬باشد اهمیت بالایی دارد. در این پایان نامه سعی شده تا با معرفی روشی کارآمد بتوان تغییرات هدایت انتقالی و در نتیجه¬ی آن تغییرات بیشتر پارامترهای اصلی تقویت کننده عملیاتی را با تغییر ولتاژ وجه مشترک ورودی تا حد چشمگیری کاهش داد. ضمن آنکه این تغییرات هدایت انتقالی نه تنها وابسته به ناحیه¬ی کاری زوج ورودی نیست، بلکه نسبت به تغییرات دما و پروسه هم مقاوم است. به این منظور، مدار ثابت نگهدارنده¬ی هدایت انتقالی با استفاده از تنها یک زوج nmos ورودی طراحی شده¬است. در این مدار از ایده¬ای مبتنی بر سوییچ نمودار هدایت انتقالی در ولتاژهای پایین بر روی نمودار با شیفت دهنده¬ی سطح dc استفاده شده¬است. نتایج شبیه سازی انجام شده در تکنولوژیµm 0.18 نشان داد که تغییرات بهره¬ی انتقالی به 0.81% ± می¬رسد و با ورود زوج تفاضلی ورودی به ناحیه¬ی زیر آستانه نیز، این تغییرات از0.71%± بیشتر نمی¬شود.

رشد سریع و نمایی مخابرات بی سیم ، منجر به احساس نیاز به محصولات بی سیم با هزینه پایین ، توان مصرفی کم و اندازه کوچک شده است. در حال حاضر جهت کلی حرکت به سمت استفاده از تکنولوژی cmos برای ساخت اجزای rf سیستمهای بی سیم مانند تقویت کننده های کم نویز (lna) ، ضرب کننده ها (mixers) و اسیلاتورهای کنترل شونده با ولتاژ (vco) می باشد . مزیت چنین کاری استفاده از ظرفیت های عظیم ساخت تکنولوژی cmos در کنار فراهم آوردن امکان فشرده سازی بلوک های آنالوگ ، دیجیتال و rf یک سیستم مخابراتی بر روی یک تراشه واحد می باشد. در این میان ساخت یک اسیلاتور کنترل شونده با ولتاژ (vco) با نویز فاز کم توجه فوق العاده زیادی را معطوف به خود نموده است چرا که نویز فاز اسیلاتور محلی یک سیستم مخابراتی یکی از مهمترین پارامترها در کیفیت اطلاعات منتقل شده می باشد. این قضیه به خصوص در مورد سیستم های ofdm که امروزه در بیشتر استانداردهای مخابرات بی سیم مورد استفاده قرار می گیرد، بیشتر خود را نشان می دهد. تحقیقات بسیار زیادی برای دریافتن ریشه های ایجاد نویز فاز صورت گرفته است اما به دو دلیل رسیدن به یک تحلیل کامل از دلایل ایجاد نویز فاز کار بسیار مشکلی می باشد: 1- عملکرد سیگنال بزرگ اسیلاتور و صادق نبودن مدل های سیگنال کوچک خطی برای المان های مورد استفاده در اسیلاتور. 2- ثابت نبودن فرآیند ایجاد نویز فاز در طول یک دوره تناوب نوسان. در این پایان نامه سعی خواهد شد تا ابتدا تئوری های مختلف موجود در مورد نویز فاز اسیلاتورهای cmos نوع lc به عنوان پرکاربردترین نوع اسیلاتور که امروزه در سیستم های مخابراتی مورد استفاده قرار می گیرد مورد بررسی جامع و مقایسه قرار گیرد و سپس اثر نویز ناحی? ترایود ترانزیستورهای زوج دیفرانسیل در ایجاد نویز فاز این اسیلاتورها که تا پیش از این نادیده گرفته می شد، معرفی گردد. به کمک این اثر مدل نویز فاز اسیلاتورهای cmos نوع lc کامل تر می شود و توجیه دقیق تر و صحیح تری برای عملکرد یکی از مهمترین روش های کاهش نویز فاز در آن ها ارائه می شود. به منظور نشان دادن صحت ادعاهای مطرح شده از یک اسیلاتور nmos در تکنولوژی ?m 18/0 با فرکانس مرکزی ghz 6/3 و توان مصرفی کمتر از mw 5 که با استفاده از نرم افزار agilent ads 2005a شبیه سازی شده است، استفاده می شود.

تقویت¬کننده¬ی توان رادیویی، مهمترین بخش در یک سیستم فرستنده است که سطح توان سیگنال رادیویی را قبل از ارسال در فرستنده افزایش می¬دهد. در میان انواع چالش¬های موجود برای طراحی یک تقویت¬کننده¬ی توان رادیویی، دستیابی هم¬زمان به بازده بالا به همراه رفتار خطی قابل قبول، مهمترین چالش می¬باشد. بازده زمانی افزایش می¬یابد که المان فعال بکار رفته در تقویت¬کننده به صورت یک سوئیچ کارکند بطوری که تلفات زمان هدایت آن به حداقل مقدار ممکن برسد. البته کار در این ناحیه، باعث بوجود آمدن اعوجاج¬هایی در سیگنال خروجی می-شود. این اعوجاج¬ها، باعث گسترش طیف سیگنال خروجی و تداخل آن با کانال¬های مجاور شده و نرخ خطای بیت داده¬های انتقالی را افزایش می¬دهد. امروزه در سیستم¬های مخابراتی مدرن، از سیگنال¬های با پوش متغیر مانند m-qam و qpsk به منظور افزایش بازده طیف سیگنال و ظرفیت کانال استفاده می¬شود. به دلیل بالا بودن نسبت حداکثر توان به توان متوسط در این مدوله سازی ها، لازم است تقویت کننده¬ی قدرت بکار رفته تغیرات پوش سیگنال را به خوبی دنبال کند. بنابر¬این مسئله ی خطی سازی در تقویت¬کننده¬های توان از اهمیت خاصی برخوردار است. با افزایش میزان خطی بودن، تقویت¬کننده می¬تواند نزدیک به ناحیه¬ی فشردگی کارکند که منجر به افزایش بازده توان تقویت-کننده نیز می¬شود. در سال¬های اخیر، تکنیک¬های بسیاری برای خطی¬سازی ارائه شده¬اند که از میان آن¬ها پیش¬اعوجاج دیجیتال نسبتأ ساده و با هزینه¬ی کمتر می¬باشد. یکی از روش¬های پیش¬اعوجاج دیجیتال در باند پایه، روش تزریق است که ایده¬ی این روش اضافه کردن مولفه¬هایی به سیگنال در باند پایه برای حذف اعوجاج¬ها در خروجی تقویت¬کننده می باشد. روش تزریق شامل انواع مختلفی مانند تزریق اختلاف فرکانسی، تزریق هماهنگ دوم و تزریق مولفه¬های اعوجاج مرتبه¬¬ی سوم می¬باشد. در این پایان¬نامه به منظور خطی¬سازی تقویت¬کننده¬ی توان از روش تزریق مولفه¬های اعوجاج مرتبه¬ی سوم در باند پایه استفاده شده است و عملکرد آن بر روی یک تقویت¬کننده¬ی توان کسکد کلاس a با فرکانس مرکزی ghz5/2 با بهره توانdb15 و توان ورودی در نقطه فشردگیdb1 به اندازه ی dbm2/4 با انواع مدوله سازی پوش متغیرمانند qam16، qam64 و qpsk بررسی شده است. نتایج حاصل از شبیه سازی نشان می¬دهد که با استفاده از روش خطی¬سازی مذکور، نسبت توان کانال مجاور به توان کانال مطلوب برای سیگنال¬های qam16، qam64 و qpsk به¬ترتیب به اندازه¬ی db21، db5/21 و db26 کاهش یافته است.

در این پایان نامه هدف، طراحی یک فیلترپایین گذر پیوسته با زمان با ساختار gm_c به منظور استفاده در استانداردهای ieee802.11b/g, wimax, w-cdma, gsm می باشد. با توجه به اینکه در فیلتر با چنین ساختاری مهمترین بخش آن، مدار هدایت انتقالی یا همان مدار gm می باشد، در فیلترطراحی شده از یک مدار هدایت انتقالی یا مبدل ولتاژ به جریان استفاده شده است که در آن دو ویژگی مهم، یکی استفاده از حلقه ی فیدبک منفی جهت قرار دادن ترانزیستورهای ورودی در ناحیه ی اهمی و افزایش امپدانس خروجی مدار و دیگری استفاده از مدار تطبیق dc به منظور کاهش توان مصرفی مدار مبدل ولتاژ به جریان وجود دارد. با قرار گرفتن ترانزیستورهای ورودی درناحیه ی اهمی می توان با استفاده از تغییر ولتاژ درین ترانزیستورهای ورودی که نقش تبدیل ولتاژ به جریان را دارند به رنج وسیعی از تغییرات خطی هدایت انتقالی(gm) برحسب ولتاژدرین دست یافت. نتایج شبیه سازی در تکنولوژی tsmc 0.18µm نشان می دهد که gm مدار مبدل ولتاژ به جریان دارای تغییرات بین 3.5µs – 340µs می باشد. از آنجا که مهمترین ویژگی فیلتر با ساختار gm_c تنظیم فرکانس قطع آن با تغییر مقدار gm مدار مبدل ولتاژ به جریان می باشد، با توجه به رنج تغییرات هدایت انتقالی بدست آمده در مدار مبدل ولتاژ به جریان، فیلتر طراحی شده نیز قابلیت تنظیم فرکانس قطع بین 200 khz-12.5 mhz را داراست که پهنای باند مورد نیاز استانداردهای مورد نظررا برآورده می کند. نتایج شبیه سازی نشان می دهد که فیلتر به ازای بیشترین فرکانس قطع و ماکزیمم دامنه ی سیگنال ورودی 0.4 ولت دارای اعوجاج کلی زیر 1% می باشد. همچنین نتایج نشان می دهد که مقدار iip3 برای دو پهنای باند نمونه ی 2.5 mhz و 10 mhz به ترتیب برابر با 27 dbm و 24.8 dbm می باشد. به منظور کاهش تغییرات پهنای باند فیلتر به دلیل تغییرات پروسه و دما از یک حلقه ی قفل فاز استفاده شده است که با استفاده ازاین مدار کنترل فرکانس، تغییرات فرکانس قطع فیلتر به کمتر از 10% رسیده است .

یکی از اهداف مهم در طراحی تقویت کننده های rf حداکثر نمودن بازدهی توان افزوده می باشد، که منجر به حذف خنک کننده های بزرگ و افزایش طول عمر باتری می گردد.استفاده از تقویت کننده کلاسf به منظور رسیدن به بازدهی توان افزوده بالا اخیراً مورد توجه قرار گرفته است.در این کلاس کاری با استفاده از فیلترهایی در خروجی و کنترل هارمونیک ها، شکل موج جریان و ولتاژ کلکتور(درین) را به نحو مناسبی تغییر داده با عث افزیش بازده تقویت کننده می شوند.با استفاده از المان های فشرده می توان فیلترهایی با پاسخ مناسب و ضریب کیفیت خوب طراحی کرد، استفاده از المان های فشرده در فرکانس های بالا به دلیل ابعاد بزرگ آن ها و همچنین اثر عناصر پارازیتی مربوط به این المان ها محدود می باشد، بنابراین امکان طراحی فیلتر با استفاده از خطوط مایکرواستریپ و با پاسخی نزدیک به پاسخ فیلتر طراحی شده با المان های فشرده مطلوب می باشد.از طرفی امروزه به منظور کاهش ابعاد و همچنین حذف هارمونیک های ناخواسته در ساختارهای مایکروویو مثل آنتن ها، تقویت کننده ها، فیلترها و... استفاده از ساختارهای زمین ناقص مورد توجه طراحان قرار گرفته است.این ساختارها با ایجاد نوعی پنجره در صفحه زمین مربوط به خطوط مایکرواستریپ باعث تخریب مسیر عبور جریان در صفحه زمین شده و لذا خواص خط انتقال مثل خازن و اندوکتانس خط را تغییر می دهند، که از این خاصیت می توان به منظور حذف و کنترل هارمونیک های ناخواسته استفاده کرد. در این پایان نامه تقویت کننده کلاس f به طور کامل تشریح شده سپس خط ریز نوار با زمین ناقص برای استفاده به عنوان فیلتر خروجی کلاس f مورد مطالعه قرار گرفت.در پایان یک نمونه تقویت کننده کلاسab با طراحی شد وپس از آن با اعمال فیلترهایی طراحی شده باالمان ها ای فشرده در خروجی با کنترل هارمونیک ها ولتاژ و جریان کلکتور را به طور مطلوب شکل داده بدین ترتیب باعث افزایش بازده توان افزوده شده ایم. بعد از آن ساختارهای ریز نوار با زمین ناقص برای کنترل مولفه فرکانس اصلی و هارمونیک های اول و سوم طراحی شده؛ سپس در خروجی تقویت کننده فیلترهای طراحی شده با المان های فشرده با ساختارهای ریز نوار با زمین ناقص طراحی شده برای این منظور جایگزین شده و نتاِیج بدست آمده با حالت استفاده از المان های فشرده مقایسه گردیده است.نتایج نشان می دهد تقویت کننده کلاس f به شکل قابل توجهی بازده توان افزوده را نسبت به تقویت کننده کلاس ab افزایش می دهد بدون آنکه تغیر چندانی در توان خروجی و بهره شاهد باشیم. از طرفی با استفاده از خط ریز با نوار ناقص تفاوت چندانی در نتایج نسبت به حالت استفاده از المان های فشرده حاصل نشد لذا می توان اینگونه نتیجه گیری کرد که اینگونه ساختارها می تواند جایگزین مناسبی برای فیلترهای المان فشرده در تقویت کننده کلاس f باشد.