در این رساله طراحی و تحلیل بخش آنالوگ گیرنده غیرهمدوس uwb مبتنی بر آشکارسازی انرژی در سطح سیستمی و مداری ارائه می شود. اثرات غیر ایده آل بلوکهای گیرنده به منظور دست یابی به مشخصات فنی طراحی، در شبیه سازی سیستمی با سیمولینک matlab مورد توجه قرار گرفته است. در ota مقادیر iip3 و توان مصرفی مورد نیاز برابر dbm15 و mw2 است. همچنین در مربع کننده iip3، توان مصرفی و بهره در ber 3-10 به ترتیب برابر dbm15، mw3 و db10 است. در طراحی ota از ساختار مبتنی بر سلول گیلبرت، به منظور بالا بردن ضریب رسانایی و خطی-سازی استفاده شده است. اعوجاج هارمونیکی این ota بصورت تحلیلی توسط بسط تیلور بررسی و با سایر otaها مقایسه شد. برای بهبود خطسانی مدار از تکنیک جمع آثار مشتقات استفاده شده که در این روش از ترانزیستور کمکی nmos به صورت ترانزیستورهای چند گیتی به منظور افزایش iip3 استفاده شده است. استفاده از این روش باعث بهبود iip3 به dbm5/20 گردید. همچنین روشی جدید برای کاهش حساسیت iip3 به ولتاژ گیت-سورس، توسط دو ترانزیستور کمکی ارائه گردیده است. در مربع کننده برای حذف همزمان اعوجاجهای هارمونیکی مرتبه دو و سه، از یک ترانزیستور کمکی pmos استفاده شده است. ترانزیستور اصلی در وارونگی قوی بایاس شده است، اگر ترانزیستور pmos در وارونگی ضعیف بایاس شود، gm آن قله ای منفی خواهد داشت. اگر اندازه ترانزیستور کمکی و بایاس آن به طور مناسب انتخاب شوند، به طور همزمان می توان اعوجاج هارمونیکی مرتبه دو و سه را حذف کرد. کارایی این تکنیک خطی سازی با آنالیز ولترا بررسی شده است. این تکنیک باعث بهبود db5 و db15 در iip3 و iip2 گردیده و مقدار نهایی آنها به dbm22 و dbm95 رسیده است. برای رفع حساسیت iip2 به ولتاژ گیت-سورس از دو ترانزیستور کمکی دیگر استفاده شده است؛ ترانزیستور کمکی nmos در وارونگی ضعیف و ترانزیستور کمکی pmos در وارونگی قوی بایاس شده است. این امر باعث شد که iip2 در ولتاژ گیت-سورس 0/745 تا 0/76 به مقدار dbm95 بهبود یابد. اثر شکل پالس ارسالی، iip3 و نوع کانال در عملکرد گیرنده به صورت سیستمی شبیه سازی شد. استفاده از ota و مربع کننده بهبود یافته، ber کلی گیرنده را از 2-10*3 به 4-10*6 بهبود داد.

در این پایان نامه به آنالیز و شبیه سازی تقویت کننده کم نویز فوق پهن باند با بهره ی بالا و توان مصرفی کم در باند فرکانسی ghz10-3 با استفاده از تکنولوژی?m-tsmc rf cmos 0.18پرداخته شده است. هسته اصلی تقویت کننده کم نویز ساختار کاسکود است که برای تطبیق امپدانس ورودی از فیلتر چپیشف استفاده شده است. از بین توپولوژی های مختلف تقویت کننده کم نویز، ساختار سورس مشترک استفاده شده که دارای عملکرد نویزی مناسب و بهره همواری است، اما برای پهنای باند وسیع مناسب نمی باشد. محدودیت پهنای باند از طریق اضافه کردن یک طبقه گیت مشترک به صورت کاسکود رفع گردید و علاوه بر پهنای باند وسیع، بهبود در بهره نیز حاصل گردید. با طراحی تقویت کننده کم نویز موردنظر در ناحیه ی بایاس زیرآستانه، توان mw54/0 از منبع تغذیه v8/1 مصرف می شود. همچنین در این پروژه از فیلتر تله ای دوگان بعد از مدار اصلی تقویت کننده کم نویز استفاده شده است تا اثر تداخلات ناشی از سیگنال موجود در فرکانس های ghz4/2 و ghz2/10 را که خارج از باند موردنظر کاری این پایان نامه می باشند، کاهش دهد. به علاوه از تکنیک کاهش اثر بدنه ی ترانزیستورها جهت بهبود نویز مدار استفاده نمودیم. بعد از آن فیلتر تله ای دوگان به همراه تکنیک کاهش اثر بدنه ترانزیستورها را بر روی مدار اولیه ی تقویت کننده ی کم نویز موردنظر اعمال نمودیم. در فرکانس ghz4/2 به مقدار db12/53 و در فرکانس ghz2/10 به مقدار db6/38 تقلیل بهره وجود دارد. کل تلف توان مدار با اعمال دو تکنیک به صورت همزمان در ناحیه ی بایاس زیرآستانه mw6/2 می باشد. در نهایت فیلتر تله ای دوگان به همراه تکنیک کاهش اثر بدنه ترانزیستورها بر روی ساختار کسکید تقویت کننده کم نویز فوق پهن باند اعمال شد. در فرکانس ghz4/2 مقدارdb 3/73 و در فرکانس ghz2/10 به مقدار db8/35 تقلیل بهره وجود دارد. کل توان مصرفی این مدار با اعمال دو تکنیک ذکر شده با منبع تغذیه ی v9/0 در ناحیه ی بایاس زیرآستانه mw1/1 می باشد.

در این پایان نامه به طراحی و شبیه سازی تقویت کننده ی توان برای مصارف سیار با استفاده از تکنولوژی cmos پرداخته شده است. برای این منظور از دو طبقه تقویت کننده ی کلاس e استفاده شده است. این طبقات، توان مورد نیاز استاندارهای مخابراتی را تامین می کنند اما برای دستیابی به پارامترهای خطینگی، تقویت کننده طبقه ی دوم با استفاده از روش های مداری خطی شده است. روش های موجود در سطح سیستمی برای خطی سازی تقویت کننده ها پیچیدگی زیادی به همراه دارند. این سطح بهینه سازی باعث افزایش توان تلفاتی و در نتیجه کاهش pae مدار نهایی می شود، این مشکل زمانی پر رنگ تر می شود که تقویت کننده برای مصارف سیار بکار رود. لذا در این پایان نامه سعی شده است که با طراحی بهینه در سطح مداری، خطینگی مناسب برای کاربردهای سیار محقق شود. طراحی بهینه ی شبکه های تطبیق در تقویت کننده ی خروجی و تقویت کننده ی درایور و همچنین حذف خازن پارازیتی طبقه خروجی، تقویت کننده را از نظر بازده و همچنین پارامترهای خطینگی بهبود داده است.علاوه بر پارامترهای بازده و خطینگی، استاندارد پارامتر دیگری برای طراح تعریف می کند. توانایی مدار در کنترل توان خروجی است. در این پایان نامه این محدودیت از طریق تغییر سایز ترانزیستور در تقویت کننده ی طبقه اول مرتفع شده است.تقویت کننده ی پیشنهادی در این پایان نامه توانسته است با استفاده از بهینه سازی در سطح مداری، توان مورد نیاز سیستم مخابراتی wcdma را با در نظر گرفتن پارامترهای خطینگی تامین کند. شبیه سازی های مدار با استفاده از تکنولوژی um-tsmc rf cmos 18/0 در نرم افزارads صورت گرفته است. در مدار طراحی شده، توان dbm 24 با pae 58% در فرکانس کاری ghz95/1 بدست آمده است، ماکزیمم گین مدار db3/18در توان ورودی dbm 5 بوده است. میزان ip3 بدست آمده برای این مدار dbm 77/25 می باشد.

در بسیاری از سیستم های کاربردی الکترونیکی و مخابراتی، فیلترها نقش بسیار مهمی دارند. امروزه برای مقاصد پردازش سیگنال، عموماً فیلترهای دیجیتال به فیلترهای آنالوگ ترجیح داده می شوند، زیرا مشخص? این فیلترها می تواند به سادگی با روش نرم افزاری تغییر کند بدون آن که نیاز به تغییری در سخت افزار یا معماری سیستم باشد. با این حال سیستم های پردازش سیگنال دیجیتال کلاسیک دو محدودیت اساسی دارند. اولاً سیگنال آنالوگ ورودی می بایست با استفاده از یک مبدل a/d گسسته سازی شود که به وضوح این سخت افزار اجباری، یک محدودیت روی ماکزیمم سرعت پردازش سیگنال ایجاد می کند. ثانیاً، هر تبدیل دیتا از آنالوگ به دیجیتال با یک خطای کوانتیزاسیون همراه است که بر روی دقت نتایج اثر می گذارد. علاوه بر اشکالات ذکر شده، در بسیاری از سیستم های عملی پردازش سیگنال دیجیتال، برای تنظیم پارامترهای فیلتر یک بخش از سیستم می بایست برداشته و پس از برنامه ریزی مجدد دوباره در روی سیستم نصب شود (مشخصه های یک فیلتر اغلب فقط با فرستادن یک نوع سیگنال برنامه ریز به سیستم اصلاح نمی شوند). در این پایان نامه، یک روش جهت پیاده سازی فیلترهای fir نوع i و ii زمان گسسته بر روی ساختار ممریستور کراس بار ارائه شده است. برای این منظور، ابتدا سیگنال آنالوگ ورودی (که قرار است توسط فیلتر زمان گسسته، فیلتر شود) به وسیل? مدار کلاسیک کلید خازنی (sc) ، به سیگنال گسسته تبدیل می شود. سپس تمامی نمونه های تاخیر یافت? لازم با استفاده از مداری که در این پایان نامه ارائه شده است، از سیگنال زمان گسسته تولید می شود. پس از آن، مجموع وزندار این نسخه های تاخیر یافت? سیگنال زمان گسست? اصلی (که برابر با خروجی نهایی فیلتر مورد نظر است)، با استفاده از ساختار ممریستور کراس بار تولید می گردد. ساختار معرفی شده برای طراحی فیلتر fir در مقایسه با مدل کلاسیک این مزیت را دارد که به هیچ پردازنده (برای اجرای معادل? تفاضلی مربوط به فیلتر) یا مبدل a/d نیاز ندارد. به بیان دقیق تر، ضرایب فیلتر fir در یک ممریستور کراس بار ذخیره می شوند و معادلات مربوط به فیلتر نیز تنها با استفاده از این ساختار محاسبه می گردند. علاوه بر آن، این فیلتر تماماً با قطعات آنالوگ پیاده سازی شده و در نتیجه خطای کوانتیزاسیون در آن وجود ندارد. یکی دیگر از کارهای مهم انجام شده در این پایان نامه، طراحی و شبیه سازی سه مدار برای تنظیم اتوماتیک مقدار مقاومت ممریستور از مقدار اولی? نامعلوم به مقدار مطلوب با دقت بالا است.

در این پایان نامه به آنالیز و طراحی و همچنین شبیه سازی یک میکسر در باند فرکانسی ghz 0.5-6 با استفاده از تکنولوژی tsmc rf cmos 0.18 µmپرداخته شده است. هسته اصلی این میکسر ساختار کسکود می باشد که باعث افزایش بهره و خطسانی و نویز فیگر می شود، اما معمولا داری توان تلفاتی نسبتا بالایی می باشد. در این پایان نامه برای بهبود معضل یاد شده، از تکنیک تزریق بدنه استفاده شده است. استفاده از دژنراسیون مقاومتی باعث افزایش خطینگی میکسر شده است. سیگنال ورودی rf به گیت ترانزیستورهای mosfet اعمال می شود، در حالی که سیگنال lo به بدنه ترانزیستورهای mosfet اعمال می گردد و سیگنال خروجی if از درین ترانزیستورها گرفته می شود. بهره تبدیل در این میکسر برابر db 6.6و iip3 برابر با 3.7 dbm - می باشد. نویز فیگر بدست آمده db 13.6با توان تلفاتی mw 3.7 می-باشد. شبیه سازی های انجام شده برای میکسر پیشنهادی در نرم افزار system advanced design انجام شده است.

چکیده با توجه به سه مشخصه اصلی؛ نویز فاز، زمان نشست و توان مصرفی که در سنتزکننده های فرکانسی مطرح است، در این پایان نامه هدف طراحی و ساخت یک سنتزکننده فرکانسی n کسری برای استانداردهای مکالمه سیار dect، gsm900، nadc و cdma به همراه بهینه سازی نویز فاز، زمان نشست و توان مصرفی جهت برآورده کردن نیازمندی های استاندارد های فوق است. در ابتدا بلوک های سنتزکننده مورد مطالعه قرار گرفته، سپس تک تک بلوک ها و حلقه، طراحی و شبیه سازی شده و بهینه سازی های لازم جهت نایل شدن به مشخصات استاندارد انجام گردید. شبیه سازی توسط نرم افزار ads2008 و در تکنولوژی tsmc rf cmos 0.18um v5 انجام شده و نتایج شبیه-سازی برای مشخصات نویز فاز، توان مصرفی و زمان نشست استخراج شده و ثبت گردید. در استانداردهای dect و gsm نویز فاز به ترتیب و ، زمان نشست 350 ns و 720 ns، توان مصرفی 23.47 mw و 24.6 mw به دست آمد و نیز در استانداردهای cdma و nadc نویز فاز به ترتیب و ، زمان نشست 700 ns و 752 ns، توان مصرفی 24.6 mw برای هر دو استاندارد به دست آمد. برای بهینه سازی نویز فاز از دو روش استفاده شد؛ در روش اول با تبیین عوامل نویز در pllها با روش هایی مانند استفاده از فیلتر فرکانسی و جلوگیری از ورود ترانزیستورهای vco به ناحیه ترایود و در نتیجه جلوگیری از کاهش ضریب کیفیت مدار تانک، نویز کاهش یافت. با کاربرد این روش ها نویز فاز نوسان ساز dect، در فرکانس 1875 mhz از به کاهش یافت. در روش دوم یک تکنیک دیفرانسیلی در حلقه جهت تولید ولتاژ کنترل به صورت دیفرانسیلی مطالعه شد؛ با این روش ریپل روی ولتاژ کنترل ناشی از اثرات غیر ایده آل ترانزیستورها خنثی گشته و باعث تولید سیگنال vco با خلوص بیشتری می گردد. بهینه سازی زمان نشست با بزرگ در نظر گرفتن فرکانس مرجع که نتیجه آن بزرگ تر شدن پهنای باند حلقه وکاهش ثابت زمانی است؛ انجام شد و زمان نشست زیر 1us به دست آمد. توان مصرفی در vco با جلوگیری از ورود ترانزیستورها به ناحیه خطی و در نتیجه کاهش جریان vco انجام شد، که به ازای نویز فاز یکسان جریان مصرفی vco از حدود 8ma به 3ma کاهش یافت. واژه های کلیدی: آشکارساز فاز فرکانس، اسیلاتور کنترل شده با ولتاژ، سنتزکننده فرکانسی n کسری، نویز فاز، شارژ پمپ.

نوسان سازهای کنترل شونده با ولتاژ (vcos) یکی از مهمترین بلوک های فرستنده و گیرنده های مجتمع rf می باشند. اخیراَ طراحی مدارات فرکانس بالا با کارایی مناسب در سیستم های ارتباطی سلولی زیاد شده است. مهمترین پارامتری که در طراحی اسیلاتور کنترل شونده با ولتاژ لحاظ می شود نویز فاز پایین همراه با توان مصرفی مناسب می باشد. توپولوژی های مختلفی برای طراحی اسیلاتور ارائه شده است، ولی مهمترین توپولوژی در کاربردهای rf حالت زوج ضربدری lc می باشد. توپولوژی زوج ضربدری lc در مقایسه با توپولوژی های دیگر نسبت به نویز فاز شرایط بهتری دارد.